(Nové a originální) Skladem IC čip 3S200A-4FTG256C XC3S200A-4FTG256C

Vlastnosti produktu

 Field Programmable Gate Array

 Aprogramovatelné hradlové pole(FPGA) jeintegrovaný obvodnavržený tak, aby jej po výrobě konfiguroval zákazník nebo konstruktér – odtud termínprogramovatelné v terénu.Konfigurace FPGA se obecně specifikuje pomocí ajazyk popisu hardwaru(HDL), podobný tomu, který se používá pro anaplikačně specifický integrovaný obvod(ASIC).Schémata zapojeníbyly dříve používány ke specifikaci konfigurace, ale to je stále vzácnější kvůli příchoduautomatizace elektronického návrhunástroje.

FPGA obsahují poleprogramovatelný logické blokya hierarchie rekonfigurovatelných propojení umožňujících propojení bloků dohromady.Logické bloky mohou být nakonfigurovány tak, aby fungovaly komplexněkombinační funkcenebo se chovejte jednodušelogická hradlajakoAaXOR.Ve většině FPGA obsahují také logické blokypaměťové prvky, což může být jednoduchéžabkynebo více úplných bloků paměti.^[1]Mnoho FPGA může být přeprogramováno tak, aby implementovalo různélogické funkce, umožňující flexibilnírekonfigurovatelné výpočtyjak se provádí vpočítačový software.

FPGA hrají významnou rolivestavěný systémvývoj díky jejich schopnosti zahájit vývoj systémového softwaru současně s hardwarem, umožnit simulace výkonu systému ve velmi rané fázi vývoje a umožnit různé systémové zkoušky a iterace návrhu před dokončením systémové architektury.^[2]

Dějiny[Upravit]

Průmysl FPGA vyrostl zprogramovatelná paměť pouze pro čtení(PROM) aprogramovatelná logická zařízení(PLD).PROM i PLD měly možnost programování v dávkách v továrně nebo v terénu (programovatelné v terénu).^[3]

Alterabyla založena v roce 1983 a v roce 1984 dodala první přeprogramovatelné logické zařízení v oboru – EP300 – které obsahovalo křemenné okénko v balení, které uživatelům umožňovalo posvítit ultrafialovou lampou na matrici a vymazatEPROMbuňky, které obsahovaly konfiguraci zařízení.^[4]

Xilinxvyrobil první komerčně životaschopný programovatelný programhradlové polev roce 1985^[3]– XC2064.^[5]XC2064 měl programovatelné brány a programovatelné propojení mezi branami, počátky nové technologie a trhu.^[6]XC2064 měl 64 konfigurovatelných logických bloků (CLB) se dvěma třívstupovýmivyhledávací tabulky(LUT).^[7]

V roce 1987,Centrum námořních povrchových válekfinancovala experiment navržený Stevem Casselmanem s cílem vyvinout počítač, který by implementoval 600 000 přeprogramovatelných hradel.Casselman byl úspěšný a patent související se systémem byl vydán v roce 1992.^[3]

Altera a Xilinx pokračovaly bez problémů a rychle rostly od roku 1985 do poloviny 90. let, kdy vyrostli konkurenti a narušili významnou část jejich podílu na trhu.V roce 1993, Actel (nyníMikrosemi) obsluhuje asi 18 procent trhu.^[6]

Devadesátá léta byla obdobím rychlého růstu FPGA, a to jak v sofistikovanosti obvodů, tak v objemu výroby.Na počátku 90. let se FPGA primárně používaly vtelekomunikaceavytváření sítí.Na konci dekády si FPGA našly cestu do spotřebitelských, automobilových a průmyslových aplikací.^[8]

V roce 2013 představovaly Altera (31 procent), Actel (10 procent) a Xilinx (36 procent) dohromady přibližně 77 procent trhu FPGA.^[9]

Společnosti jako Microsoft začaly používat FPGA k urychlení vysoce výkonných, výpočetně náročných systémů (jako napřdatová centrakteré provozují jejichVyhledávač Bing), v důsledkuvýkon na wattvýhody FPGA poskytují.^[10]Microsoft začal používat FPGAurychlitBing v roce 2014 a v roce 2018 začal nasazovat FPGA v jiných pracovních zátěžích datových center pro jejichBlankyt cloud computingplošina.^[11]

Následující časové osy ukazují pokrok v různých aspektech návrhu FPGA:

Brány

• 1987: 9 000 bran, Xilinx^[6]
• 1992: 600 000, oddělení námořního povrchového válčení^[3]
• Počátek 2000: miliony^[8]
• 2013: 50 milionů, Xilinx^[12]

Velikost trhu

• 1985: První komerční FPGA: Xilinx XC2064^[5][6]
• 1987: 14 milionů dolarů^[6]
• C.1993: > 385 milionů dolarů^{[6][neúspěšné ověření]}
• 2005: 1,9 miliardy dolarů^[13]
• 2010 odhady: 2,75 miliardy dolarů^[13]
• 2013: 5,4 miliardy dolarů^[14]
• Odhad pro rok 2020: 9,8 miliardy dolarů^[14]

Design začíná

Anávrhový začátekje nový vlastní návrh pro implementaci na FPGA.

• 2005: 80 000^[15]
• 2008: 90 000^[16]

Design[Upravit]

Současné FPGA mají velké zdrojelogická hradlaa RAM bloky pro implementaci komplexních digitálních výpočtů.Protože návrhy FPGA využívají velmi rychlé I/O rychlosti a obousměrná dataautobusy, stává se výzvou ověřit správné načasování platných dat během doby nastavení a doby uchování.

Plánování podlažíumožňuje alokaci zdrojů v rámci FPGA pro splnění těchto časových omezení.FPGA lze použít k implementaci jakékoli logické funkce, kteráASICmůže provádět.Schopnost aktualizovat funkčnost po odeslání,částečná rekonfiguracečásti designu^[17]a nízké jednorázové inženýrské náklady ve vztahu k návrhu ASIC (nehledě na obecně vyšší jednotkové náklady) nabízejí výhody pro mnoho aplikací.^[1]

Některé FPGA mají kromě digitálních funkcí také analogové funkce.Nejběžnější analogová funkce je programovatelnárychlost přeběhuna každém výstupním kolíku, což umožňuje technikovi nastavit nízké rychlosti na lehce zatížené kolíky, které by jinak bylyprstennebopárnepřijatelně a nastavit vyšší rychlosti na silně zatížené piny na vysokorychlostních kanálech, které by jinak běžely příliš pomalu.^[18][19]Běžné jsou také křemennékrystalové oscilátory, odporově kapacitní oscilátory na čipu afázově uzamčené smyčkys vloženýmnapěťově řízené oscilátorypoužívá se pro generování a správu hodin, stejně jako pro vysokorychlostní vysílací hodiny serializátoru-deserializátoru (SERDES) a obnovu hodin přijímače.Poměrně běžné jsou diferenciálnísrovnávačena vstupních pinech určených k připojenídiferenciální signalizacekanály.Trochu "smíšený signálFPGA“ mají integrované periferieanalogově-digitální převodníky(ADC) adigitálně-analogové převodníky(DAC) s bloky pro úpravu analogového signálu, které jim umožňují pracovat jako asystém na čipu(SoC).^[20]Taková zařízení rozmazávají čáru mezi FPGA, které na své vnitřní programovatelné propojovací látce nese digitální jedničky a nuly, apole programovatelné analogové pole(FPAA), který přenáší analogové hodnoty na své vnitřní programovatelné propojovací struktuře.

Logické bloky[Upravit]

Hlavní článek:Logický blok

Zjednodušený příklad ilustrace logické buňky (LUT –Vyhledávací tabulka, FA –Plná sčítačka, DFF –Flip-flop typu D)

Nejběžnější architektura FPGA se skládá z polelogické bloky(nazývané konfigurovatelné logické bloky, CLB nebo bloky logického pole, LAB, v závislosti na dodavateli),I/O podložkya směrovací kanály.^[1]Obecně mají všechny směrovací kanály stejnou šířku (počet vodičů).Více I/O podložek se může vejít do výšky jednoho řádku nebo šířky jednoho sloupce v poli.

„Aplikační obvod musí být namapován do FPGA s odpovídajícími zdroji.Zatímco počet požadovaných CLB/LAB a I/O lze snadno určit z návrhu, počet potřebných směrovacích stop se může značně lišit i mezi návrhy se stejným množstvím logiky.(Například apříčný spínačvyžaduje mnohem více směrování než asystolické polese stejným počtem bran.Vzhledem k tomu, že nepoužívané směrovací dráhy zvyšují náklady (a snižují výkon) součásti, aniž by přinášely nějaké výhody, snaží se výrobci FPGA poskytnout právě tolik drah, aby většina návrhů vyhovovalavyhledávací tabulky(LUT) a I/O mohou býtsměrované.To je určeno odhady, jako jsou ty odvozenéPravidlo nájemnéhonebo experimenty se stávajícími návrhy.“^[21]Od roku 2018síť na čipuvyvíjejí se architektury pro směrování a propojení.^{[Citace je zapotřebí]}

Obecně se logický blok skládá z několika logických buněk (nazývaných ALM, LE, slice atd.).Typická buňka se skládá ze 4vstupové LUT, aplná sčítačka(FA) a aFlip-flop typu D.Ty mohou být rozděleny do dvou 3vstupových LUT.vnormální módty jsou spojeny do 4vstupové LUT přes prvnímultiplexer(mux).varitmetickýrežimu jsou jejich výstupy přiváděny do sčítačky.Výběr režimu je naprogramován do druhého muxu.Výstup může být buďsynchronníneboasynchronní, v závislosti na naprogramování třetího muxu.V praxi jsou to celé nebo části sčítačkyuloženy jako funkcedo LUT za účelem úsporyprostor.^[22][23][24]

Tvrdé bloky[Upravit]

Moderní rodiny FPGA rozšiřují výše uvedené možnosti tak, aby zahrnovaly funkčnost vyšší úrovně upevněnou v křemíku.Začlenění těchto společných funkcí do obvodu snižuje potřebnou oblast a dává těmto funkcím vyšší rychlost ve srovnání s jejich sestavováním z logických primitiv.Mezi takové příklady patřímultiplikátory, obecnýDSP bloky,vestavěné procesory, vysokorychlostní I/O logika a vestavěnávzpomínky.

FPGA vyšší třídy mohou obsahovat vysokou rychlostmultigigabitové transceiveryatvrdá IP jádrajakoprocesorová jádra,Ethernet střední přístupové jednotky,PCI/PCI Expressřadiče a řadiče externí paměti.Tato jádra existují vedle programovatelné struktury, ale jsou postavena mimotranzistorymísto LUT, takže mají úroveň ASICvýkonaspotřeba energieaniž by se spotřebovávalo značné množství prostředků tkaniny, takže větší část tkaniny zůstává volná pro logiku specifickou pro aplikaci.Multigigabitové transceivery také obsahují vysoce výkonné analogové vstupní a výstupní obvody spolu s vysokorychlostními serializátory a deserializátory, součástmi, které nelze sestavit z LUT.Funkce vyšší úrovně fyzické vrstvy (PHY), jako je napřřádkové kódovánímohou nebo nemusí být implementovány spolu se serializátory a deserializátory v pevné logice, v závislosti na FPGA.