objednávka_bg

produkty

XCF128XFTG64C Encapsulation BGA64 XL s vysokou hustotou konfigurace a úložných zařízení

Stručný popis:


Detail produktu

Štítky produktu

Vlastnosti produktu

TYP POPIS
Kategorie Integrované obvody (IC)

Paměť

Konfigurace Proms pro FPGA

Mfr AMD Xilinx
Série -
Balík Zásobník
Stav produktu Zastaralý
Programovatelný typ V System Programmable
Velikost paměti 128 Mb
Napětí – napájení 1,7V ~ 2V
Provozní teplota -40 °C ~ 85 °C
Typ montáže Pro povrchovou montáž
Balíček / pouzdro 64-TBGA
Dodavatelský balíček zařízení 64-FTBGA (10×13)
Základní číslo produktu XCF128

Dokumenty a média

TYP ZDROJE ODKAZ
Datové listy XCF128XFT(G)64C Datasheet
Informace o životním prostředí Xiliinx RoHS Cert

Xilinx REACH211 Cert

Zastarání PCN/ EOL Více zařízení 1. června 2015

EOL pro více zařízení Rev3 9. května 2016

Konec životnosti 10. ledna 2022

Změna stavu součásti PCN Díly znovu aktivovány 25. dubna 2016
HTML datový list XCF128XFT(G)64C Datasheet

Environmentální a exportní klasifikace

ATRIBUT POPIS
Stav RoHS V souladu s ROHS3
Úroveň citlivosti na vlhkost (MSL) 3 (168 hodin)
Stav REACH REACH nedotčeno
ECCN 3A991B1A
HTSUS 8542.32.0071

Xilinx představuje řadu XC18V00 programovatelných konfiguračních PROM v systému (obrázek 1).Zařízení v této 3,3V rodině zahrnují 4megabitové, 2megabitové, 1megabitové a 512kilobitové PROM, které poskytují snadno použitelnou a cenově výhodnou metodu pro přeprogramování a ukládání konfiguračních bitových toků Xilinx FPGA.

Když je FPGA v režimu Master Serial, generuje konfigurační hodiny, které řídí PROM.Krátký přístupový čas po povolení CE a OE jsou data dostupná na pinu PROM DATA (D0), který je připojen k pinu FPGA DIN.Nová data jsou k dispozici po krátké době přístupu po každé vzestupné hraně hodin.FPGA generuje příslušný počet hodinových impulsů pro dokončení konfigurace.Když je FPGA v režimu Slave Serial, PROM a FPGA jsou taktovány externími hodinami.

Když je FPGA v režimu Master Select MAP, FPGA generuje konfigurační hodiny, které řídí PROM.Když je FPGA v režimu Slave Parallel nebo Slave Select MAP, externí oscilátor generuje konfigurační hodiny, které řídí PROM a FPGA.Po aktivaci CE a OE jsou data dostupná na pinech DATA (D0-D7) PROM.Nová data jsou k dispozici po krátké době přístupu po každé vzestupné hraně hodin.Data jsou taktována do FPGA na následující náběžné hraně CCLK.Volně běžící oscilátor lze použít v režimech Slave Parallel nebo Slave Select MAP.

Více zařízení lze kaskádovat pomocí výstupu CEO k řízení vstupu CE následujícího zařízení.Hodinové vstupy a DATA výstupy všech PROM v tomto řetězci jsou vzájemně propojeny.Všechna zařízení jsou kompatibilní a lze je kaskádovat s ostatními členy rodiny nebo s jednorázově programovatelnou sériovou řadou PROM XC17V00.

 


  • Předchozí:
  • Další:

  • Zde napište svou zprávu a pošlete nám ji