XC7Z100-2FFG900I – integrované obvody, vestavěné, systém na čipu (SoC)

Základní architektura SoC

Typická architektura systému na čipu se skládá z následujících komponent:
- Alespoň jeden mikrokontrolér (MCU) nebo mikroprocesor (MPU) nebo digitální signálový procesor (DSP), ale procesorových jader může být více.
- Paměť může být jedna nebo více z RAM, ROM, EEPROM a flash paměti.
- Oscilátor a obvody smyčky fázového závěsu pro poskytování signálů s časovým impulsem.
- Periferie skládající se z čítačů a časovačů, napájecí obvody.
- Rozhraní pro různé standardy konektivity, jako je USB, FireWire, Ethernet, univerzální asynchronní transceiver a sériová periferní rozhraní atd.
- ADC/DAC pro převod mezi digitálními a analogovými signály.
- Obvody regulace napětí a regulátory napětí.
Omezení SoC

V současné době je návrh komunikačních architektur SoC poměrně vyspělý.Většina čipových společností používá pro výrobu čipů architektury SoC.Nicméně s tím, jak komerční aplikace pokračují ve snaze o koexistenci instrukcí a předvídatelnost, počet jader integrovaných do čipu se bude i nadále zvyšovat a architektury SoC založené na sběrnici budou stále obtížnější plnit rostoucí požadavky na výpočetní techniku.Hlavními projevy tohoto jsou
1. špatná škálovatelnost.Návrh systému soC začíná analýzou systémových požadavků, která identifikuje moduly v hardwarovém systému.Aby systém správně fungoval, je pozice každého fyzického modulu v SoC na čipu relativně pevná.Po dokončení fyzického návrhu je třeba provést úpravy, což může být proces přepracování.Na druhou stranu SoC založené na sběrnicové architektuře jsou omezeny v počtu procesorových jader, která na ně mohou být rozšířena kvůli inherentnímu arbitrážnímu komunikačnímu mechanismu sběrnicové architektury, tj. pouze jeden pár procesorových jader může komunikovat současně.
2. S architekturou sběrnice založenou na exkluzivním mechanismu může každý funkční modul v SoC komunikovat s ostatními moduly v systému až poté, co získá kontrolu nad sběrnicí.Jako celek, když modul získá práva na arbitráž sběrnice pro komunikaci, ostatní moduly v systému musí čekat, dokud se sběrnice neuvolní.
3. Problém synchronizace jednotlivých hodin.Struktura sběrnice vyžaduje globální synchronizaci, ale jak se velikost procesního prvku zmenšuje a zmenšuje, provozní frekvence rychle roste a později dosáhne 10 GHz, dopad způsobený zpožděním připojení bude tak vážný, že nebude možné navrhnout globální strom hodin. a vzhledem k obrovské taktovací síti bude jeho spotřeba zabírat většinu celkové spotřeby energie čipu.