Nové originální integrované obvody IC čipu s bodovým skladem FPGA s logickým logickým obvodem XC18V04VQG44C

Vlastnosti produktu

Dokumenty a média

Environmentální a exportní klasifikace

Dodatečné zdroje

Xilinx Memory – Configuration Proms pro FPGA

Xilinx představuje řadu XC18V00 programovatelných konfiguračních PROM v systému (obrázek 1).Zařízení v této 3,3V rodině zahrnují 4megabitové, 2megabitové, 1megabitové a 512kilobitové PROM, které poskytují snadno použitelnou a cenově výhodnou metodu pro přeprogramování a ukládání konfiguračních bitových toků Xilinx FPGA.

Když je FPGA v režimu Master Serial, generuje konfigurační hodiny, které řídí PROM.Krátký přístupový čas po povolení CE a OE jsou data dostupná na pinu PROM DATA (D0), který je připojen k pinu FPGA DIN.Nová data jsou k dispozici po krátké době přístupu po každé vzestupné hraně hodin.FPGA generuje příslušný počet hodinových impulsů pro dokončení konfigurace.Když je FPGA v režimu Slave Serial, PROM a FPGA jsou taktovány externími hodinami.

Když je FPGA v režimu Master Select MAP, FPGA generuje konfigurační hodiny, které řídí PROM.Když je FPGA v režimu Slave Parallel nebo Slave Select MAP, externí oscilátor generuje konfigurační hodiny, které řídí PROM a FPGA.Po aktivaci CE a OE jsou data dostupná na pinech DATA (D0-D7) PROM.Nová data jsou k dispozici po krátké době přístupu po každé vzestupné hraně hodin.Data jsou taktována do FPGA na následující náběžné hraně CCLK.Volně běžící oscilátor lze použít v režimech Slave Parallel nebo Slave Select MAP.

Více zařízení lze kaskádovat pomocí výstupu CEO k řízení vstupu CE následujícího zařízení.Hodinové vstupy a DATA výstupy všech PROM v tomto řetězci jsou vzájemně propojeny.Všechna zařízení jsou kompatibilní a lze je kaskádovat s ostatními členy rodiny nebo s jednorázově programovatelnou sériovou řadou PROM XC17V00.