Logické a klopné obvody-SN74LVC74APWR

ŽabkyaZápadkajsou běžná digitální elektronická zařízení se dvěma stabilními stavy, které lze použít k ukládání informací, a jeden klopný obvod nebo západka může uložit 1 bit informace.

Flip-Flop (zkráceně FF), také známý jako bistabilní hradlo, známý také jako bistabilní klopný obvod, je digitální logický obvod, který může pracovat ve dvou stavech.Klopné obvody zůstávají ve svém stavu, dokud neobdrží vstupní impuls, známý také jako spoušť.Když je přijat vstupní impuls, výstup klopného obvodu změní stav podle pravidel a poté v tomto stavu zůstane, dokud není přijat další trigger.

Latch, citlivý na úroveň pulzu, mění stav pod úrovní hodinového pulzu, latch je úrovní spouštěná paměťová jednotka a akce ukládání dat závisí na hodnotě úrovně vstupního signálu, pouze když je latch v stav povolení, výstup se změní se vstupem dat.Latch se liší od klopného obvodu, není to latching data, signál na výstupu se mění se vstupním signálem, stejně jako signál procházející bufferem;jakmile blokovací signál funguje jako blokovací, data jsou uzamčena a vstupní signál nefunguje.Západka se také nazývá transparentní západka, což znamená, že výstup je průhledný pro vstup, když není blokován.

Rozdíl mezi západkou a klopným obvodem
Latch a flip-flop jsou binární paměťová zařízení s paměťovou funkcí, která jsou jedním ze základních zařízení pro sestavení různých časovacích logických obvodů.Rozdíl je v tom: závora souvisí se všemi jejími vstupními signály, když se změní vstupní signál, závora se mění, není zde žádný hodinový terminál;klopný obvod je řízen hodinami, pouze když jsou hodiny spuštěny, aby vzorkovaly aktuální vstup, generovaly výstup.Samozřejmě, protože jak západka, tak klopný obvod mají časovací logiku, výstup nesouvisí pouze s aktuálním vstupem, ale souvisí také s předchozím výstupem.

1. západka je spouštěna úrovní, nikoli synchronním ovládáním.DFF se spouští hodinovou hranou a synchronním řízením.

2、závora je citlivá na vstupní úroveň a je ovlivněna zpožděním zapojení, takže je obtížné zajistit, aby výstup nevytvářel otřepy;DFF je méně pravděpodobné, že vytvoří otřepy.

3, Pokud používáte hradlové obvody k sestavení západky a DFF, západka spotřebuje méně zdrojů brány než DFF, což je lepší místo pro západku než DFF.Proto je integrace použití latch v ASIC vyšší než DFF, ale opak je pravdou v FPGA, protože v FPGA není žádná standardní latch jednotka, ale existuje jednotka DFF a LATCH potřebuje k realizaci více než jeden LE.západka je spouštěna úrovní, což je ekvivalentní tomu, že má konec povolení, a po aktivaci (v době úrovně povolení) je ekvivalentní drátu, který se mění s Výstup se mění s výstupem.V nepovoleném stavu je zachování původního signálu, což je vidět a klopný obvod rozdíl, ve skutečnosti latch mnohokrát nenahradí ff.

4, západka se stane extrémně složitou statickou analýzou časování.

5, v současné době se západka používá pouze ve velmi špičkových obvodech, jako je procesor Intel P4.FPGA má blokovací jednotku, registrační jednotka může být nakonfigurována jako blokovací jednotka, v xilinx v2p manuálu bude nakonfigurována jako registr/blokovací jednotka, přílohou je schéma struktury polovičního řezu xilinx.Ostatní modely a výrobci FPGA na kontrolu nešli.--Osobně si myslím, že xilinx je schopen přímo odpovídat altera, může být větší problém, pro pár LE to udělat, ale ne zařízení xilinx, každý plátek lze takto nakonfigurovat, jediné rozhraní DDR altery má speciální západkovou jednotku, obecně pouze v provedení západky bude použit vysokorychlostní obvod.LE společnosti altera není žádná západková struktura a zkontrolujte sp3 a sp2e a další nekontrolujte, v příručce je uvedeno, že tato konfigurace je podporována.Výraz wangdian o altera je správný, altera's ff nelze nakonfigurovat tak, aby latch, k implementaci latch používá vyhledávací tabulku.

Obecné pravidlo návrhu zní: u většiny návrhů se vyvarujte západky.to vám umožní navrhnout časování je hotové, a to je velmi skryté, non-veterán nemůže najít.západka největším nebezpečím je nefiltrovat otřepy.To je extrémně nebezpečné pro další úroveň okruhu.Proto, pokud můžete použít D flip-flop místo, nepoužívejte západku.