Elektronické součástky IC čipy Integrované obvody XC7A75T-2FGG484I IC FPGA 285 I/O 484FBGA
Vlastnosti produktu
| TYP | POPIS |
| Kategorie | Integrované obvody (IC)VloženéFPGA (Field Programmable Gate Array) |
| Mfr | AMD Xilinx |
| Série | Artix-7 |
| Balík | Zásobník |
| Standardní balíček | 60 |
| Stav produktu | Aktivní |
| Počet LAB/CLB | 5900 |
| Počet logických prvků/buněk | 75520 |
| Celkový počet bitů RAM | 3870720 |
| Počet I/O | 285 |
| Napětí – napájení | 0,95V ~ 1,05V |
| Typ montáže | Pro povrchovou montáž |
| Provozní teplota | -40 °C ~ 100 °C (TJ) |
| Balíček / pouzdro | 484-BBGA |
| Dodavatelský balíček zařízení | 484-FBGA (23×23) |
| Základní číslo produktu | XC7A75 |
Adaptivní zařízení jsou ideální volbou
Použití zařízení Xilinx v bezpečnostních zařízeních nové generace nejen řeší problémy s propustností a latencí, ale mezi další výhody patří umožnění nových technologií, jako jsou modely strojového učení, Secure Access Service Edge (SASE) a postkvantové šifrování.
Zařízení Xilinx poskytují pro tyto technologie ideální platformu pro hardwarovou akceleraci, protože požadavky na výkon nelze splnit pouze u softwarových implementací.Xilinx neustále vyvíjí a aktualizuje IP, nástroje, software a referenční návrhy pro stávající a další generaci řešení zabezpečení sítě.
Zařízení Xilinx navíc nabízejí špičkové paměťové architektury s IP klasifikací toku, což z nich dělá nejlepší volbu pro zabezpečení sítě a firewallové aplikace.
Použití FPGA jako provozních procesorů pro zabezpečení sítě
Provoz do a ze zabezpečovacích zařízení (firewallů) je šifrován na několika úrovních a šifrování/dešifrování L2 (MACSec) je zpracováváno v síťových uzlech (L2) (přepínače a směrovače).Zpracování za L2 (vrstva MAC) obvykle zahrnuje hlubší analýzu, dešifrování tunelu L3 (IPSec) a šifrovaný provoz SSL s provozem TCP/UDP.Zpracování paketů zahrnuje analýzu a klasifikaci příchozích paketů a zpracování velkých objemů provozu (1-20M) s vysokou propustností (25-400Gb/s).
Vzhledem k velkému počtu požadovaných výpočetních zdrojů (jader) lze NPU použít pro zpracování paketů s relativně vyšší rychlostí, ale není možné zpracovat vysokovýkonné škálovatelné přenosy s nízkou latencí, protože provoz je zpracováván pomocí jader MIPS/RISC a plánování takových jader na základě jejich dostupnosti je obtížné.Použití bezpečnostních zařízení na bázi FPGA může účinně eliminovat tato omezení architektur založených na CPU a NPU.
Zpracování zabezpečení na aplikační úrovni v FPGA
FPGA jsou ideální pro inline bezpečnostní zpracování ve firewallech nové generace, protože úspěšně splňují požadavky na vyšší výkon, flexibilitu a provoz s nízkou latencí.Kromě toho mohou FPGA také implementovat bezpečnostní funkce na aplikační úrovni, což může dále šetřit výpočetní zdroje a zlepšit výkon.
Mezi běžné příklady zpracování zabezpečení aplikací v FPGA patří
- TTCP offload motor
- Shoda regulárních výrazů
- Zpracování asymetrického šifrování (PKI).
- TLS zpracování
