10AX115H2F34E2SG FPGA Arria® 10 GX Family 1150000 buněk 20nm technologie 0,9V 1152-pin FC-FBGA
Technické specifikace produktu
| EU RoHS | V souladu |
| ECCN (USA) | 3A991 |
| Stav dílu | Aktivní |
| HTS | 8542.39.00.01 |
| SVHC | Ano |
| SVHC překračuje prahovou hodnotu | Ano |
| Automobilový průmysl | No |
| PPAP | No |
| Rodinné jméno | Arria® 10 GX |
| Procesní technologie | 20 nm |
| Uživatelské I/O | 504 |
| Počet registrů | 1708800 |
| Provozní napájecí napětí (V) | 0,9 |
| Logické prvky | 1150000 |
| Počet multiplikátorů | 3036 (18x19) |
| Typ paměti programu | SRAM |
| Vestavěná paměť (Kbit) | 54260 |
| Celkový počet bloků RAM | 2713 |
| EMAC | 3 |
| Logické jednotky zařízení | 1150000 |
| Počet zařízení DLL/PLL | 32 |
| Kanály transceiveru | 96 |
| Rychlost transceiveru (Gbps) | 17.4 |
| Vyhrazené DSP | 1518 |
| PCIe | 4 |
| Programovatelnost | Ano |
| Podpora přeprogramovatelnosti | Ano |
| Ochrana proti kopírování | Ano |
| Programovatelnost v systému | Ano |
| Rychlostní stupeň | 2 |
| Jednostranné I/O standardy | LVTTL|LVCMOS |
| Rozhraní externí paměti | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| Minimální provozní napájecí napětí (V) | 0,87 |
| Maximální provozní napájecí napětí (V) | 0,93 |
| I/O napětí (V) | 1,2|1,25|1,35|1,5|1,8|2,5|3 |
| Minimální provozní teplota (°C) | 0 |
| Maximální provozní teplota (°C) | 100 |
| Teplotní stupeň dodavatele | Rozšířené |
| Jméno výrobku | Arria |
| Montáž | Pro povrchovou montáž |
| Výška balení | 2,95 |
| Šířka balení | 35 |
| Délka balení | 35 |
| PCB změněno | 1152 |
| Standardní název balíčku | BGA |
| Dodavatelský balíček | FC-FBGA |
| Počet pinů | 1152 |
| Tvar olova | Míč |
Rozdíl a vztah mezi FPGA a CPLD
1. Definice a charakteristiky FPGA
FPGApřijímá nový koncept s názvem Logic Cell Array (LCA) a Configurable Logic Block (CLB) a Input Output (IOB) Block and Interconnect.Konfigurovatelný logický modul je základní jednotkou pro realizaci uživatelské funkce, která je obvykle uspořádána do pole a rozprostírá celý čip.Vstupně-výstupní modul IOB doplňuje rozhraní mezi logikou na čipu a kolíkem externího pouzdra a je obvykle uspořádán kolem čipového pole.Vnitřní kabeláž se skládá z různých délek drátových segmentů a některých programovatelných spojovacích spínačů, které propojují různé programovatelné logické bloky nebo I/O bloky a tvoří obvod se specifickou funkcí.
Základní vlastnosti FPGA jsou:
- Pomocí FPGA k návrhu obvodu ASIC uživatelé nemusí projektovat výrobu, mohou získat vhodný čip;
- FPGA lze použít jako pilotní vzorek jiných plně přizpůsobených nebo částečně přizpůsobenýchASIC obvody;
- V FPGA je mnoho spouštěčů a I/O pinů;
- FPGA je jedno ze zařízení s nejkratším návrhovým cyklem, nejnižšími náklady na vývoj a nejnižším rizikem v obvodu ASIC.
- FPGA využívá vysokorychlostní proces CHMOS, nízkou spotřebu energie a může být kompatibilní s úrovněmi CMOS a TTL.
2, definice a charakteristiky CPLD
CPLDse skládá hlavně z programovatelné logické makro buňky (LMC) kolem středu jednotky programovatelné propojovací matice, ve které je logická struktura LMC složitější a má složitou strukturu propojení I/O jednotek, může být generována uživatelem podle potřeby specifické struktury obvodu, dokončit určité funkce.Protože jsou logické bloky v CPLD propojeny kovovými dráty pevné délky, navržený logický obvod má časovou předvídatelnost a vyhýbá se nevýhodě neúplné predikce časování segmentované struktury propojení.V 90. letech 20. století se CPLD vyvíjel rychleji, a to nejen s charakteristikami elektrického mazání, ale také s pokročilými funkcemi, jako je skenování hran a online programování.
Charakteristiky programování CPLD jsou následující:
- Logické a paměťové zdroje jsou bohaté (Cypress De1ta 39K200 má více než 480 Kb RAM);
- Flexibilní model časování s redundantními zdroji směrování;
- Flexibilní pro změnu výstupu kolíků;
- Lze nainstalovat do systému a přeprogramovat;
- Velký počet I/O jednotek;
3. Rozdíly a souvislosti mezi FPGA a CPLD
CPLD je zkratka komplexního programovatelného logického zařízení, FPGA je zkratka polního programovatelného hradlového pole, funkce obou je v zásadě stejná, ale princip implementace je mírně odlišný, takže někdy můžeme rozdíl mezi těmito dvěma ignorovat, společně označované jako programovatelné logické zařízení nebo CPLD/FPGA.Existuje několik společností vyrábějících CPLD/FPGA, největší tři jsou ALTERA, XILINX a LAT-TICE.Funkce CPLD rozkladu kombinatorické logiky je velmi silná, makro jednotka dokáže rozložit tucet nebo i více než 20-30 vstupů kombinatorické logiky.LUT FPGA však dokáže zpracovat pouze kombinační logiku 4 vstupů, takže CPLD je vhodné pro navrhování komplexní kombinační logiky, jako je dekódování.Výrobní proces FPGA však určuje, že počet LUT a spouštěčů obsažených v čipu FPGA je velmi velký, často tisíce tisíc, může CPLD obecně dosáhnout pouze 512 logických jednotek, a pokud je cena čipu vydělena počtem logických jednotek, jsou průměrné náklady na logickou jednotku u FPGA mnohem nižší než u CPLD.Pokud je tedy při návrhu použito velké množství spouštěčů, jako je návrh složité logiky časování, pak je použití FPGA dobrou volbou.
Ačkoli FPGA i CPLD jsou programovatelná zařízení ASIC a mají mnoho společných vlastností, kvůli rozdílům ve struktuře CPLD a FPGA mají své vlastní vlastnosti:
- CPLD je vhodnější pro dokončení různých algoritmů a kombinatorické logiky a FPGA je vhodnější pro dokončení sekvenční logiky.Jinými slovy, FPGA je vhodnější pro klopné obvody s bohatou strukturou, zatímco CPLD je vhodnější pro klopné obvody s omezenou strukturou a bohatou strukturou.
- Struktura spojitého směrování CPLD určuje, že jeho časové zpoždění je jednotné a předvídatelné, zatímco struktura segmentovaného směrování FPGA určuje, že jeho zpoždění je nepředvídatelné.
- FPGA má v programování větší flexibilitu než CPLD.
- CPLD se programuje úpravou logické funkce pevného vnitřního obvodu, zatímco FPGA se programuje změnou zapojení vnitřního zapojení.
- Fpgas lze programovat pod logickými hradly, zatímco CPLDS jsou programovány pod logickými bloky.
- FPGA je integrovanější než CPLD a má složitější strukturu zapojení a implementaci logiky.
Obecně platí, že spotřeba energie CPLD je větší než spotřeba FPGA a čím vyšší je stupeň integrace, tím je zjevnější.












