Merrillchip New & Original skladem Elektronické součástky integrovaný obvod IC DS90UB928QSQX/NOPB

1.

FPDLINK je vysokorychlostní diferenciální přenosová sběrnice navržená společností TI, která se používá hlavně k přenosu obrazových dat, jako jsou data z kamery a displeje.Standard se neustále vyvíjí, od původní dvojice linek přenášejících obraz 720P@60fps až po současnou schopnost přenášet 1080P@60fps, přičemž následné čipy podporují ještě vyšší rozlišení obrazu.Přenosová vzdálenost je také velmi dlouhá, dosahuje přibližně 20 m, takže je ideální pro automobilové aplikace.

FPDLINK má vysokorychlostní dopředný kanál pro přenos vysokorychlostních obrazových dat a malé části řídicích dat.Existuje také relativně nízkorychlostní zpětný kanál pro přenos zpětných řídicích informací.Dopředná a zpětná komunikace tvoří obousměrný řídicí kanál, což vede k chytrému návrhu I2C ve FPDLINK, o kterém bude pojednáno v tomto článku.

FPDLINK se používá se serializátorem a deserializérem spárovanými dohromady, CPU lze v závislosti na aplikaci připojit buď k serializátoru nebo k deserializátoru.Například v aplikaci pro fotoaparát se snímač fotoaparátu připojí k serializátoru a odešle data do deserializátoru, zatímco CPU přijímá data odesílaná z deserializátoru.V zobrazovací aplikaci CPU posílá data do serializátoru a deserializátor přijímá data ze serializátoru a posílá je na LCD obrazovku k zobrazení.

2.

CPU i2c pak lze připojit k i2c serializátoru nebo deserializátoru.Čip FPDLINK přijímá informace I2C odeslané CPU a přenáší informace I2C na druhý konec přes FPDLINK.Jak víme, v protokolu i2c se SDA synchronizuje přes SCL.V obecných aplikacích jsou data zablokována na vzestupné hraně SCL, což vyžaduje, aby master nebo slave byly připraveny na data na sestupné hraně SCL.Ve FPDLINK, protože přenos FPDLINK je časovaný, není problém, když master posílá data, maximálně slave přijímá data o několik hodin později, než je master posílá, ale nastává problém, když slave odpoví masteru. například, když slave odpoví masteru ACK, když je ACK přeneseno masteru, je to již později než čas odeslaný slave, tj. již prošel zpožděním FPDLINK a možná zmeškal vzestup okraj SCL.

Naštěstí protokol i2c s touto situací počítá.Specifikace i2c specifikuje vlastnost zvanou i2c stretch, což znamená, že i2c slave může stáhnout SCL dolů před odesláním ACK, pokud není připraveno, takže master selže při pokusu o vytažení SCL nahoru, takže master se bude snažit vytáhněte SCL a počkejte na, Proto při analýze průběhu i2c na straně FPDLINK Slave zjistíme, že pokaždé, když je odeslána část adresy slave, existuje pouze 8 bitů a ACK bude odpovězeno později.

Čip FPDLINK od TI plně využívá této funkce, namísto prostého předávání přijaté křivky i2c (tj. zachování stejné přenosové rychlosti jako u odesílatele) znovu vysílá přijatá data přenosovou rychlostí nastavenou na čipu FPDLINK.To je proto důležité vzít v úvahu při analýze tvaru vlny i2c na straně FPDLINK Slave.Přenosová rychlost CPU i2c může být 400 K, ale přenosová rychlost i2c na podřízené straně FPDLINK je 100 K nebo 1 M, v závislosti na nastavení vysoké a nízké úrovně SCL v čipu FPDLINK.